09-28-64 10779805

PCT

ORGANISATION MONDIALE DE LA PROPRIETE INTELLECTUELLE Bureau international

DEMANDE INTERNATIONALE PUBLIEE EN VERTU DU TRAITE DE COOPERATION EN MATIERE DE BREVETS (PCT)

(51) Classification internationale des brevets 7 :

(11) Numéro de publication internationale:

WO 00/54410

H03K 19/003

A1

(43) Date de publication internationale:14 septembre 2000 (14.09.00)

(21) Numéro de la demande internationale:

PCT/FR00/00573

(22) Date de dépôt international:

8 mars 2000 (08.03.00)

(30) Données relatives à la priorité:

99/03027

9 mars 1999 (09.03.99)

FR '

(81) Etats désignés: CA, JP, US, brevet européen (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Publiée

Avec rapport de recherche internationale.

(71) Déposants (pour tous les Etats désignés sauf US): UNIVER-SITE JOSEPH FOURIER [FR/FR]; 621, avenue Centrale, Boîte postale 53, F-38041 Grenoble Cedex 9 (FR). CEN-TRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE [FR/FR]; 3, rue Michel Ange, F-75794 Paris Cedex 16 (FR).

(72) Inventeur; et

- (75) Inventeur/Déposant (US seulement): NICOLAIDIS, Michael [FR/FR]; 15 bis, rue du Vercors, F-38120 Saint Egrève (FR).
- (74) Mandataire: DE BEAUMONT, Michel; Cabinet Conseil, 1, rue Champollion, F-38000 Grenoble (FR).
- (54) Title: LOGIC CIRCUIT PROTECTED AGAINST TRANSITORY PERTURBATIONS
- (54) Titre: CIRCUIT LOGIQUE PROTEGE CONTRE DES PERTURBATIONS TRANSITOIRES

(57) Abstract

The invention concerns a circuit protected against transitory perturbations, comprising a combinatorial logic circuit (10) having at least an output (A); a circuit (20) generating an error control code for said output, and a storage element (24) provided at said output, controlled by the circuit generating a control code to be transparent when the control code is correct, and to maintain its status when the control is incorrect.

(57) Abrégé

L'invention concerne un circuit protégé contre des perturbations transitoires, comprenant un circuit logique combinatoire (10) ayant au moins une sortie (A); un circuit (20) de génération d'un code de contrôle d'erreurs pour ladite sortie; et un élément mémoire (24) disposé à ladite

20 parité P + E S D CK CLOCK

10 ... COMBINATORIAL LOGIC CIRCUIT 1

20 ... VERIFICATION CIRCUIT GENERATING PARITY BITS

24 ... STORAGE ELEMENT (MAINTAINING STATUS)

26 ... DELAY

A ... LOGIC CIRCUIT OUTPUT

P ... PARITY BIT

E ... ERROR SIGNAL

S ... OUTPUT

sortie, commandé par le circuit de génération de code de contrôle pour être transparent lorsque le code de contrôle est correct, et pour conserver son état lorsque le code de contrôle est incorrect.

UNIQUEMENT A TITRE D'INFORMATION

Codes utilisés pour identifier les Etats parties au PCT, sur les pages de couverture des brochures publiant des demandes internationales en vertu du PCT.

AL	Albanie	ES	Espagne	LS	Lesotho	SI	Slovénie
AM	Arménie	FI	Finlande	LT	Lituanie	SK	Slovaquie
AT	Autriche	FR	France	LU	Luxembourg	SN	Sénégal
ΑÜ	Australie	GA	Gabon	LV	Lettonie	SZ	Swaziland
AZ	Azerbaidian	GB	Royaume-Uni	. MC	Monaco	TD	Tchad
BA	Bosnie-Herzégovine	GE	Géorgie	MD	République de Moldova	TG	Togo
BB	Barbade	GH	Ghana	MG	Madagascar	TJ	Tadjikistan
BE	Belgique	GN	Guinée	MK	Ex-République yougoslave	TM	Turkménistan
BF	Burkina Faso	GR	Grèce		de Macédoine	TR	Turquie
BG	Bulgarie	HU	Hongrie	ML	Mali	TT	Trinité-et-Tobago
BJ	Bénin	IE	Irlande	MN	Mongolie	UA	Ukraine
BR	Brésil	IL	Israēl	MR	Mauritanie	UG -	Ouganda
BY	Bélarus	IS	Islande	MW	Malawi	US	Etats-Unis d'Amérique
CA	Canada	IT	Italie	MX	Mexique	UZ	Ouzbékistan
CF	République centrafricaine	JP	Japon	NE	Niger	VN	Viet Nam
CG	Congo	KE	Kenya	NL	Pays-Bas	. YU	Yougoslavie
CH	Suisse	KG	Kirghizistan	NO	Norvège	zw	Zimbabwe
CI	Côte d'Ivoire	KP	République populaire	NZ	Nouvelle-Zélande		
CM	Cameroun		démocratique de Corée	PL	Pologne		
CN	Chine	KR	République de Corée	PT	Portugal		
CU	Cuba	KZ.	Kazakstan	RO	Roumanie		•
cz	République tchèque	LC	Sainte-Lucie	RU	Fédération de Russie		•
DE	Allemagne	LI	Liechtenstein	SD	Soudan	•	
DK	Danemark	LK	Sri Lanka	SE	Suède		
EE	Estonie	LR	Libéria	SG	Singapour		

PCT/FR00/00573

CIRCUIT LOGIQUE PROTEGE CONTRE DES PERTURBATIONS TRANSITOIRES

La présente invention concerne des circuits numériques insensibilisés à des perturbations externes, notamment des perturbations localisées provenant en particulier de bombardements d'ions lourds.

Une telle perturbation est susceptible de basculer intempestivement l'état d'un point mémoire, et des structures particulières de point mémoire doivent être adoptées pour pallier cet inconvénient.

Avec les technologies passées de fabrication de circuits intégrés, un point mémoire était susceptible de basculer 10 seulement si la perturbation affectait directement ce point mémoire. Il fallait, par exemple, qu'un ion lourd atteigne l'un des transistors constituant le point mémoire. Des perturbations survenant hors des points mémoire, c'est-à-dire dans des circuits logiques combinatoires, avaient une très faible probabilité de modifier les états de points mémoire. En effet, ces perturbations se traduisaient par des impulsions très brèves qui étaient filtrées pratiquement immédiatement par les capacités élevées des Même si une telle perturbation provoquait une conducteurs. impulsion parasite atteignant l'entrée d'une cellule mémoire, cette impulsion avait une faible probabilité de modifier l'état de la cellule mémoire.

WO 00/54410

10

15

20

25

30

Avec les technologies récentes, les capacités des conducteurs deviennent de plus en plus faibles et les circuits, notamment les cellules mémoire, réagissent de plus en plus rapidement, à tel point que des impulsions parasites provoquées par des perturbations sont de durée suffisante pour modifier l'état des cellules mémoire si elles surviennent au voisinage d'un front d'une horloge qui cadence les cellules mémoire.

Ainsi, si on veut insensibiliser un circuit numérique de technologie récente à des perturbations localisées, il ne suffit pas d'insensibiliser les points mémoire, mais il faut éviter que des impulsions parasites qu'elles pourraient générer hors des points mémoire n'atteignent les points mémoire.

La génération d'une impulsion parasite par un circuit logique combinatoire peut être considérée comme une erreur que l'on pourrait corriger par une solution classique.

La figure 1 illustre une solution classique que l'on pourrait employer pour corriger les erreurs produites par un circuit logique combinatoire. Il s'agit d'un système correcteur d'erreurs à redondance triple. Un même circuit logique combinatoire 10 est dupliqué deux fois, respectivement en 11 et en 12. Les sorties des circuits 10 à 12 sont fournies à un circuit de vote majoritaire 14 qui sélectionne pour sa sortie la valeur qui est fournie par au moins deux des circuits redondants 10 à 12. La sortie du circuit de vote majoritaire 14 est donc exempt d'erreur en cas de défaillance d'au plus un des circuits redondants 10 à 12, même si cette défaillance est permanente.

Bien entendu, cette solution triple la surface silicium du circuit intégré.

Il existe d'autres solutions qui consistent à générer des codes correcteurs d'erreur pour les sorties d'un circuit. Si l'on veut pouvoir corriger toutes les sorties d'un circuit, cette solution est équivalente, en termes d'occupation de surface, à la redondance triple de la figure 1.

Un objet de la présente invention est de prévoir une solution pour éliminer en sortie d'un circuit logique combi-

10

20

25

30

35

natoire toute impulsion parasite provoquée par une perturbation localisée, ceci en occupant une surface silicium relativement faible.

Pour atteindre cet objet, la présente invention prévoit un circuit protégé contre des perturbations transitoires, comprenant un circuit logique combinatoire ayant au moins une sortie ; un circuit de génération d'un code de contrôle d'erreurs pour ladite sortie ; et un élément mémoire disposé à ladite sortie, commandé par le circuit de génération de code de contrôle pour être transparent lorsque le code de contrôle est correct, et pour conserver son état lorsque le code de contrôle est incorrect.

Selon un mode de réalisation de la présente invention, le circuit de génération de code de contrôle d'erreurs comprend un circuit de calcul d'un bit de parité pour ladite sortie et un circuit de vérification de la parité de la sortie et du bit de parité.

Selon un mode de réalisation de la présente invention, le circuit de génération de code de contrôle d'erreurs comprend un circuit logique dupliqué, ledit élément mémoire étant prévu pour être transparent lorsque les sorties du circuit logique et du circuit dupliqué sont identiques, et, pendant que lesdites sorties sont distinctes, conserver son état.

Selon un mode de réalisation de la présente invention, le circuit de génération de code de contrôle d'erreurs comprend un élément pour retarder ladite sortie d'une durée prédéterminée supérieure à la durée maximale des erreurs transitoires, ledit élément mémoire étant prévu pour être transparent lorsque les sorties du circuit logique et de l'élément de retard sont identiques, et pour, pendant que lesdites sorties sont distinctes, conserver son état.

Selon un mode de réalisation de la présente invention, ledit élément mémoire est réalisé à partir d'une porte logique fournissant ladite sortie du circuit logique, cette porte logique comprenant au moins deux premiers transistors commandés par un

10

20

25

signal du circuit logique et au moins deux seconds transistors commandés par le signal correspondant du circuit dupliqué, chacun des seconds transistors étant connecté en série avec l'un respectif des premiers transistors.

La présente invention vise également un circuit protégé contre des perturbations transitoires, comprenant un circuit logique combinatoire ayant au moins une sortie reliée à une première bascule de synchronisation cadencée par une horloge, une deuxième bascule reliée à ladite sortie et cadencée par l'horloge retardée d'une durée prédéterminée, et un circuit d'analyse des sorties des bascules.

Selon un mode de réalisation de la présente invention, le circuit d'analyse signale une erreur si les sorties des bascules sont différentes.

Selon un mode de réalisation de la présente invention, le circuit comprend une troisième bascule reliée à ladite sortie et cadencée par l'horloge retardée du double de la durée prédéterminée, le circuit d'analyse étant un circuit de vote majoritaire.

La présente invention vise en outre un circuit protégé contre des perturbations transitoires comprenant un circuit logique combinatoire ayant au moins une sortie reliée à une première bascule de synchronisation cadencée par une horloge, une deuxième bascule cadencée par l'horloge et recevant ladite sortie retardée d'une durée prédéterminée, et un circuit d'analyse des sorties des bascules.

Selon un mode de réalisation de la présente invention, le circuit d'analyse signale une erreur si les sorties des bascules sont différentes.

Selon un mode de réalisation de la présente invention, le circuit comprend une troisième bascule cadencée par l'horloge et recevant ladite sortie retardée du double de la durée prédéterminée, le circuit d'analyse étant un circuit de vote majoritaire.

La présente invention vise par ailleurs un circuit protégé contre des perturbations transitoires, comprenant trois circuits logiques identiques. Chacun des circuits logiques est précédé d'un élément mémoire à deux entrées recevant respectivement les sorties des deux autres circuits logiques, chaque élément mémoire étant prévu pour être transparent lorsque ses deux entrées sont identiques, et pour conserver son état lorsque les deux entrées sont différentes.

Selon un mode de réalisation de la présente invention, les circuits logiques sont des inverseurs et les éléments mémoire comprennent, en série, deux transistors MOS à canal P et deux transistors MOS à canal N, une première des entrées de l'élément mémoire étant reliée aux grilles d'un premier des transistors MOS à canal P et d'un premier des transistors MOS à canal N, et la deuxième entrée de l'élément mémoire étant reliée aux grilles des deux autres transistors.

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles :

la figure 1, précédemment décrite, illustre une solution classique de correction d'erreurs produites par un circuit défaillant;

la figure 2A représente schématiquement un premier mode de réalisation de circuit selon l'invention permettant de supprimer des impulsions parasites générées par des perturbations localisées dans un circuit logique combinatoire ;

la figure 2B représente un chronogramme illustrant le fonctionnement du circuit de la figure 2A ;

les figures 3A et 3B représentent deux exemples d'éléments à conservation d'état utilisés dans le circuit de la figure 2A;

10

20

25

10

15

20

25

30

la figure 4 représente schématiquement un deuxième mode de réalisation de circuit selon l'invention permettant de supprimer des impulsions parasites ;

la figure 5 représente un exemple d'élément à conservation d'état utilisé dans le circuit de la figure 4 ;

les figures 6A, 6B et 6C représentent d'autres exemples d'éléments à conservation d'état du type utilisé dans le circuit de la figure 4 ;

la figure 7A représente schématiquement un troisième mode de réalisation de circuit selon l'invention permettant de supprimer des impulsions parasites ;

la figure 7B représente un chronogramme illustrant le fonctionnement du circuit de la figure 7A ;

la figure 8A représente une variante du mode de réalisation de la figure 7A ;

la figure 8B représente un chronogramme illustrant le fonctionnement du circuit de la figure 8A ;

la figure 9A représente un quatrième mode de réalisation de circuit selon l'invention permettant de supprimer des impulsions parasites;

la figure 9B représente un chronogramme illustrant le fonctionnement du circuit de la figure 9A ;

la figure 10A représente schématiquement un cinquième mode de réalisation de circuit selon l'invention permettant de supprimer des impulsions parasites ;

la figure 10B représente un chronogramme illustrant le fonctionnement du circuit de la figure 10A ;

la figure 11 représente une application du mode de réalisation de la figure 4 à une boucle asynchrone ;

la figure 12 représente une amélioration de la structure de la figure 11 ;

la figure 13 représente une simplification de la structure de la figure 12 ;

la figure 14 représente une application du principe de 35 la figure 13 à une cellule mémoire statique ; et

15

20

25

30

la figure 15 représente un circuit de vote majoritaire réalisé à partir de la structure de la figure 14.

On propose, selon l'invention, plusieurs solutions permettant de supprimer des impulsions parasites générées par un circuit logique combinatoire à la suite d'une perturbation localisée, par exemple due à un bombardement d'ion lourd. Toutes ces solutions, pour arriver à des structures particulièrement simples, exploitent le fait que les impulsions parasites constituent des erreurs transitoires et non permanentes. Les modes de réalisation de l'invention évitent ainsi l'utilisation de solutions classiques, à redondance triple ou à codes correcteurs d'erreurs multiples, destinées à corriger une défaillance permanente d'un circuit.

La figure 2A représente schématiquement un premier mode de réalisation de l'invention exploitant cette caractéristique. Un circuit logique combinatoire 10 est associé à un circuit de vérification 20 qui fournit un code de contrôle d'erreur P pour la sortie A du circuit logique 10. Le circuit 20 est par exemple un circuit qui calcule de manière classique un bit de parité P pour la sortie A du circuit logique 10, cette sortie A pouvant bien sûr être multiple. En 22, le bit de parité P est combiné par OU-Exclusif avec la sortie A du circuit logique 10, ce qui fournit un signal d'erreur E qui est actif lorsque la parité est mauvaise, c'est-à-dire lorsque la sortie A ou le bit de parité P comporte une erreur.

Le signal d'erreur E et la sortie A sont fournis à un élément que l'on dira "à conservation d'état" 24. Il s'agit en fait d'un élément mémoire semblable à une bascule à transparence commandée, c'est-à-dire ayant un premier mode, sélectionné lorsque le signal d'erreur E est inactif, où la sortie A est transmise telle quelle à la sortie S de l'élément 24. Dans un deuxième mode, sélectionné lorsque le signal d'erreur E est actif, l'élément 24 conserve l'état de la sortie A, tel qu'il était avant l'activation du signal d'erreur E.

15

20

25

30

35

Une bascule 26, prévue classiquement pour verrouiller la sortie du circuit logique 10, reçoit la sortie S de l'élément à conservation d'état 24 au lieu de recevoir directement la sortie A du circuit 10. Cette bascule 26 est cadencée par une horloge CK destinée à rendre la sortie du circuit 10 synchrone aux sorties d'autres circuits. La bascule 26 est un registre dans le cas où la sortie A est multiple. Cette bascule ou ce registre sont, de préférence, de structure insensible aux perturbations localisées.

La figure 2B représente un chronogramme illustrant le fonctionnement du circuit de la figure 2A. A un instant to, lorsque survient un premier front actif de l'horloge CK, la sortie A du circuit logique 10 est à un état quelconque X. Le signal d'erreur E, étant inactif, l'élément 24 est en mode "transparent" et transmet l'état X sur sa sortie S. Cet état X est verrouillé dans la bascule 26. La sortie de la bascule 26, étant éventuellement réalimentée au circuit logique 10, ce circuit logique génère une nouvelle sortie A après un délai to correspondant au temps de propagation dans le "chemin critique" du circuit 10.

A un instant t_1 , la sortie A du circuit 10 change d'état, par exemple, passe à 0. Il en est de même pour la sortie S de l'élément 24 qui est toujours mis en mode "transparent" par le signal E.

A un instant t_2 débute une impulsion parasite sur la sortie A, qui se termine à un instant t_3 . La figure 2B illustre un cas défavorable où l'impulsion parasite sur le signal A risque d'entraîner une modification intempestive de l'état de la bascule 26. Dans cet exemple, la fin de l'impulsion parasite coincide avec le front actif suivant de l'horloge CK, lequel front provoque la mémorisation dans la bascule 26 de l'état de la sortie S précédant immédiatement l'instant t_3 . Or, le signal d'erreur E devient actif pendant la durée t_p de l'impulsion parasite, rendant l'élément 24 "opaque" à l'évolution du signal A entre les instants t_2 et t_3 . En conséquence, le signal S ne change pas

15

d'état pendant l'impulsion parasite et la bascule 26 mémorise une valeur correcte.

Une bascule ne change d'état que si le nouvel état lui a été présenté suffisamment longtemps avant le front actif d'horloge correspondant, pendant une durée dite d'initialisation. En fait, un risque de mémorisation de valeur erronée par la bascule 26 se présente dans une plage de variation de la position de l'impulsion parasite, cette plage allant d'une position où la fin de l'impulsion précède le front actif de l'horloge CK de la durée d'initialisation, à une position où le début de l'impulsion survient au moment du front actif de l'horloge CK.

Par ailleurs, étant donné que l'élément de conservation d'état 24 est également une cellule de mémorisation, l'état qu'il doit mémoriser doit avoir été présenté au moins pendant un temps d'initialisation avant l'ordre de mémorisation (l'activation du signal E). Ainsi, il est nécessaire que la durée séparant les instants t_1 et t_2 soit supérieure à ce temps d'initialisation. En outre, on doit également garantir qu'un temps d'initialisation complet de l'élément 24 se soit écoulé avant ou après l'impulsion parasite entre les instants t_1 et t_3 , ceci pour être sûr que l'élément 24 prend en compte le niveau hors de l'impulsion.

Ces contraintes imposent le choix d'une durée minimale de la période de l'horloge CK, égale à $t_c + 2t_{h24} + t_p + t_{h26}$, où t_c est le temps de propagation dans le chemin critique du circuit logique 10, t_{h24} le temps d'initialisation de l'élément 24, t_p la durée maximale d'une impulsion parasite, et t_{h26} le temps d'initialisation de la bascule 26. Dans certains cas, notamment si l'élément 24 a un effet de mémorisation capacitif, cette période peut être réduite de t_{h24} .

Cette solution requiert donc, par rapport à un circuit logique normal, une augmentation de la période d'horloge. En effet, dans un circuit normal, la période d'horloge doit être supérieure seulement à $t_{\rm c}$ + $t_{\rm h26}$. Par contre, grâce à cette redondance temporelle, le circuit offre le même niveau de sécu-

10

15

20

30

rité qu'un circuit classique à redondance triple (figure 1) avec un coût matériel sensiblement inférieur.

Un élément de conservation d'état 24 sera en règle générale réalisé à partir de portes logiques fournissant les sorties du circuit logique combinatoire 10 à des bascules 26.

Les figures 3A et 3B représentent deux exemples d'éléments à conservation d'état réalisant une fonction NON-ET à deux entrées. Les deux entrées a et b sont fournies à une porte ET 30 dont la sortie est connectée à une première entrée d'une porte NON-OU 32. Une porte OU-Exclusif 22', équivalente à la porte OU-Exclusif 22 de la figure 2A, reçoit les entrées a et b, ainsi que le bit de parité P. La sortie E de la porte 22' est fournie à une deuxième entrée de la porte NON-OU 32 et à une première entrée d'une porte ET 34. Les sorties des portes 32 et 34 sont fournies à une porte OU 36 qui fournit la sortie S de l'élément à conservation d'état, laquelle sortie est rebouclée sur une deuxième entrée de la porte ET 34.

Lorsqu'il n'y a pas d'erreur de parité, le signal E est à zéro. Alors, la sortie de la porte ET 30 est inversée par la porte NON OU 32 et transmise sur la sortie S par la porte OU 36.

En cas d'erreur de parité, le signal E est à 1, provoquant une mémorisation de l'état de la sortie S dans un point mémoire constitué des portes 34 et 36.

Le circuit de la figure 3A nécessite quatre portes pour 25 réaliser la fonction d'une seule porte.

La figure 3B représente une solution moins coûteuse en matériel pour réaliser un élément à conservation d'état réalisant une fonction NON-ET. Les signaux d'entrée a et b sont fournis aux deux entrées d'une porte NON-ET 38 dont la sortie est reliée à un condensateur C par l'intermédiaire d'un interrupteur K. L'interrupteur K est commandé par le signal d'erreur E fourni par la porte OU-Exclusif 22'.

Lorsque le signal d'erreur E est inactif, l'interrupteur K est fermé et le condensateur C se charge au niveau 35 fourni par la porte 38. Lorsque le signal d'erreur E est activé,

20

25

30

35

l'interrupteur K est ouvert, mais l'état de la sortie S de l'élément est conservé par le condensateur C pendant la durée de l'impulsion parasite. On remarquera que le condensateur C peut être constitué par la simple capacité de la ligne de sortie S.

Des éléments de conservation d'état réalisant d'autres fonctions logiques pourront être réalisés par l'homme du métier. Par exemple, pour réaliser la fonction identité en utilisant la solution de la figure 3B, le signal d'entrée, unique, est directement fourni à l'interrupteur K.

Le mode de réalisation de la figure 2A présente l'inconvénient, notamment si le nombre de sorties A du circuit logique 10 est important, que la porte OU-Exclusif 22, à plusieurs entrées, réagit avec un retard important pour activer le signal d'erreur E. Il en résulte qu'une partie du début de l'impulsion parasite est transmise sur la sortie S. Toutefois, dans la plupart des cas, la durée de cette partie d'impulsion sera inférieure au temps d'initialisation de la bascule 26 et n'affectera donc pas son état.

La figure 4 représente un mode de réalisation permettant d'éviter cet inconvénient.

Le circuit logique combinatoire 10 est dupliqué une fois en 11. La sortie A du circuit 10 et la sortie dupliquée A* du circuit 11 sont fournies à un élément de conservation d'état 24' qui transmet sur sa sortie S l'état de son entrée A ou A* lorsque les entrées A et A* sont identiques et qui conserve son état lorsque les entrées A et A* deviennent différentes.

Le fonctionnement de ce circuit est similaire à celui de la figure 2A en considérant qu'une condition où les entrées A et A* sont différentes correspond à l'activation du signal d'erreur E à la figure 2B.

La figure 5 représente un élément à conservation d'état 24' du circuit de la figure 4 réalisant une fonction ET à deux entrées. Les entrées a et b sont fournies à une porte ET 50 dont la sortie est fournie à une première entrée d'une porte ET 52 et à une première entrée d'une porte OU 54. Les entrées dupliquées

15

20

25

30

a* et b* sont fournies à une porte ET 56 dont la sortie est connectée à la deuxième entrée de la porte 52 et à la deuxième entrée de la porte 54. Les sorties des portes 52 et 54 sont connectées respectivement à des portes 36 et 34 similaires aux 5 portes 36 et 34 de la figure 3A.

On remarquera que les portes 34, 36, 52, et 54 constituent un élément à conservation d'état ayant la fonction logique "identité". Pour créer une fonction logique quelconque, il suffit de relier deux portes, réalisant chacune cette fonction de manière classique, aux portes 52 et 54.

Selon un autre mode de réalisation, on réalise les éléments à conservation d'état à partir de la structure interne de portes logiques classiques. On prévoit pour cela transistors connectés en série pour chaque transistor requis normalement dans la porte classique. Les deux transistors sont commandés pour être ouverts en même temps, de sorte que, si l'un d'eux se ferme du fait d'une perturbation, le deuxième, restant ouvert, empêche toute circulation de courant intempestive. Une configuration se prête particulièrement bien structure du type de la figure 4 comprenant deux circuits deux transistors les effet, redondants. En logiques l'association série sont alors commandés respectivement par un signal et son signal dupliqué.

La figure 6A représente un élément à conservation d'état selon ce principe ayant une fonction d'inverseur. La sortie S du circuit est reliée à un potentiel haut par l'intermédiaire de deux transistors MOS à canal P en série MP1 et MP2. La sortie S est également reliée à un potentiel bas par deux transistors MOS à canal N en série MN1 et MN2. Un premier des deux transistors MOS à canal P et un premier des deux transistors MOS à canal N sont commandés par un signal normal a tandis que les transistors restants sont commandés par le signal dupliqué a*.

Si les signaux a et a* sont égaux, correspondant à un fonctionnement normal, les deux transistors MP ou les deux tran-

15

20

25

30

35

sistors MN sont conducteurs et forcent la sortie S vers le potentiel correspondant pour remplir la fonction d'inverseur.

Si les signaux a et a* sont différents, au moins un des transistors MP et au moins un des transistors MN est bloqué, d'où il résulte que la sortie S est flottante et conserve son niveau précédent par effet capacitif.

La figure 6B représente un élément à conservation d'état réalisant une fonction NON-OU. Sa sortie S est reliée à un potentiel haut par l'intermédiaire de quatre transistors MOS à canal P en série, commandés respectivement par les signaux d'entrée normaux a et b et leurs signaux dupliqués a* et b*. La sortie S est également reliée à un potentiel bas par l'intermédiaire de deux associations série de transistors MOS à canal N, l'une comportant deux transistors commandés respectivement par les signaux a et a*, l'autre comportant deux transistors commandés respectivement par les signaux b et b*.

La figure 6C représente un élément de conservation d'état réalisant une fonction NON-ET. La sortie S est reliée au potentiel bas par l'intermédiaire de quatre transistors MOS à canal N en série commandés respectivement par les signaux a et b et leurs signaux dupliqués a* et b*. La sortie S est également reliée au potentiel haut par l'intermédiaire de deux associations série de transistors MOS à canal P, la première comprenant deux transistors commandés respectivement par les signaux a et a*, et la deuxième comprenant deux transistors commandés respectivement par les signaux b et b*.

Les éléments des figures 6B et 6C fonctionnent selon le principe décrit en relation avec la figure 6A. Plus généralement, ce principe de mise en série de transistors dupliqués s'applique à toute porte logique.

Le circuit de la figure 6A peut être utilisé en tant que cellule mémoire dynamique insensible aux perturbations. Pour cela, l'état de la cellule est stocké de manière redondante sur les deux entrées a et a* par effet capacitif. Si l'une des entrées est perturbée, la sortie S conserve son état précédent

15

25

30

par effet capacitif, jusqu'au rafraîchissement de la cellule rétablissant l'état correct de l'entrée perturbée. Ce principe s'applique aussi à tout élément de conservation d'état (figures 3A, 3B, 5, 6B, 6C). Pour cela, il suffit d'utiliser un élément de mémorisation (capacité, mémoire statique) sur les entrées de l'élément à conservation d'état, et de verrouiller les valeurs fournies par la sortie A du circuit 10 et par la sortie du circuit de vérification d'erreur (20, 11).

On pourra également utiliser d'autres éléments à conservation d'état, tels qu'un élément de mémorisation spécifique décrit dans "Upset Hardened Memory Design for Submicron CMOS Technology", 33rd International Nuclear and Space Radiation Effects Conference, Juillet 1996, Indian Wells, Californie, T. Calin, M. Nicolaidis, R. Velazco.

La figure 7A représente un troisième mode de réalisation de circuit combinatoire selon l'invention insensible à des perturbations localisées. Il comprend un seul circuit logique combinatoire 10. La suppression des impulsions parasites est obtenue exclusivement grâce à une redondance temporelle, contraimodes de réalisation précédents combinant rement aux redondances temporelle et matérielle. La sortie A du circuit 10 et 72 71 bascules 70. à trois fournie est l'horloge CK retardée d'une respectivement par l'horloge CK, durée δ et l'horloge CK retardée d'une durée 2δ . Les sorties S1, S2 et S3 de ces bascules sont fournies à un circuit de vote majoritaire 74 qui fournit la sortie S corrigée.

La figure 7B représente un chronogramme illustrant le fonctionnement du circuit de la figure 7A. Ce chronogramme représente, sous forme de barres verticales, les fronts actifs des signaux d'horloge CK, $CK+\delta$ et $CK+2\delta$. On suppose que le signal A présente une impulsion parasite à cheval sur le premier front de l'horloge CK, survenant à un instant t_0 . La bascule 70, activée à l'instant t_0 , stocke de manière erronée l'état de l'impulsion parasite.

20

A un instant t_2 le signal A passe à 1 de manière normale. Cette transition survient un intervalle de temps t_c après un instant t1 où est survenu le dernier front de l'horloge $CK+2\delta$. Le temps t_c est le temps de propagation à travers le circuit de vote 74 et le circuit logique 10.

A des instants t_3 , t_4 et t_5 , l'état 1 du signal A est échantillonné par les fronts respectifs suivants des horloges CK, CK+ δ et CK+ 2δ . Le signal S1 reste à 1 tandis que les signaux S2 et S3 passent à 1, respectivement aux instants t_3 , t_4 et t_5 .

Un intervalle de temps t_c après l'instant t_5 , le signal A passe à 0. Il en résulte qu'aux fronts suivants des horloges CK, CK+ δ et CK+ 2δ , les signaux S1, S2, et S3 passent successivement à 0.

La sortie S du circuit de vote 74 est à 1 lorsqu'au moins deux des signaux S1, S2 et S3 sont à 1. C'est le cas qui se produit à partir de l'instant t_4 , pendant que le signal S2 est à 1.

On remarque que le circuit de la figure 7A ne passe pas à 1 à l'instant t_0 où survient l'impulsion parasite, mais passe correctement à 1 à l'instant t_4 en réponse à un passage normal à 1 du signal A.

Pour que ce mode de réalisation fonctionne correctement, l'impulsion parasite doit être échantillonnée par une seule des horloges CK, CK+ δ et CK+ 2δ . La durée maximale t_p des impulsions parasites peut pour cela atteindre la valeur δ - t_h , où t_h est le temps d'initialisation des bascules 70 à 72. Ainsi, on choisit δ = t_p + t_h . Par ailleurs, la période des horloges doit être choisie au moins égale à t_c + 2δ + t_h , lequel temps correspond au temps de propagation maximal des entrées du circuit 10 vers la sortie S.

La figure 8A représente une variante du mode de réalisation de la figure 7A. Dans cette figure, des mêmes éléments qu'à la figure 7A sont désignés par des mêmes références. Au lieu de cadencer les bascules 70 à 72 par des horloges retardées les unes par rapport aux autres, ces bascules sont cadencées par la

10

15

même horloge CK. Par contre, le signal A est fourni à deux lignes à retard en cascade 80 et 81 introduisant chacune un retard δ . Le signal A est directement fourni à la bascule 70, la sortie A2 de la ligne à retard 80 est fournie à la bascule 71 et la sortie A3 de la ligne à retard 81 est fournie à la bascule 72.

La figure 8B représente un chronogramme illustrant le fonctionnement du circuit de la figure 8A. A un instant t_0 survient le premier front de l'horloge CK. On suppose que le signal A présente une impulsion parasite à cheval sur ce front. Il en résulte que le signal S1 passe à un à cet instant t_0 . Les signaux A2 et A3 présentent la même impulsion parasite mais décalée respectivement de δ et de 2δ par rapport à l'instant t_0 .

Le retard δ est choisi supérieur à la durée $t_p + t_h$, où t_p est la durée maximale d'une impulsion parasite et t_h le temps d'initialisation des bascules 70 à 72. On assure ainsi, dans l'exemple de la figure 8B, que l'impulsion parasite du signal A2 ne soit pas échantillonnée à l'instant t_0 . Il en résulte que la valeur du signal S2, et a fortiori du signal S3, reste correcte (ici égale à 0).

20 A l'instant t₁, survient le front suivant de l'horloge CK. Les signaux A à A3 sont échantillonnés alors qu'ils sont à 0. Il en résulte que le signal S1 passe à 0 et que les signaux S2 et S3 restent à 0.

A un instant t₂, entre l'instant t₁ et le front suivant de l'horloge CK survenant à un instant t₃, le signal A passe à 1 de manière normale pendant une période d'horloge. La durée séparant les instants t₁ et t₂ correspond au temps t_c de propagation dans le chemin critique du circuit 10 et dans le circuit de vote 74. Dans l'exemple représenté, le retard t_c est tel que le front montant correspondant des signaux A2 et A3 survienne encore avant l'instant t₃.

Ainsi, à l'instant t_3 , les signaux A, A2 et A3 sont échantillonnés alors qu'ils sont à 1. Les signaux S1, S2 et S3 passent à 1. Les signaux S1, S2 et S3 restent à 1 jusqu'au front suivant du signal d'horloge survenant à un instant t_4 . A cet

instant t_4 , les signaux A, A2 et A3 sont passés à 0. Il en résulte que les signaux S1, S2 et S3 passent à 0.

Le signal S présente une allure correcte en restant à 0 entre les instants t_0 et t_1 et en passant à 1 entre les instants t_3 et t_4 , pendant que les signaux S1, S2 et S3 sont tous trois à 1.

Le fonctionnement correct illustré à la figure 8B est obtenu pourvu que la valeur minimale de la période d'horloge soit égale à $t_{\rm c}$ + 2δ + $t_{\rm h}$.

La figure 9A représente schématiquement un quatrième mode de réalisation de circuit selon l'invention permettant de supprimer des impulsions parasites. On utilise ici un élément de conservation d'état 24' du type de celui de la figure 4, prévu pour fonctionner avec des signaux dupliqués. Cet élément reçoit la sortie A du circuit logique 10 et cette même sortie est retardée par une ligne à retard 90 introduisant un retard δ. Le signal fourni par cette ligne à retard 90 constitue le signal dupliqué A*. La sortie S de l'élément 24' est fournie à une bascule 26.

La figure 9B représente un chronogramme illustrant le fonctionnement du circuit de la figure 9A. Comme dans les exemples précédents, le signal A présente une impulsion parasite à cheval sur un premier front de l'horloge CK survenant à un instant t0.

A un instant t_1 , avant le front montant suivant de 1'horloge CK survenant à un instant t_3 , le signal A passe à 1. Les instants t_0 et t_1 sont distants du temps de propagation t_c dans le chemin critique du circuit 10.

A un instant t_2 , survenant également avant l'instant t_3 , le signal retardé A^* passe à 1.

Les signaux A et A* restent à 1 pendant une période d'horloge et passent à 0 à des instants respectifs t_4 et t_5 avant le front d'horloge suivant survenant à l'instant t_6 .

Le signal S fourni par le circuit à conservation d'état 24' ne change d'état qu'au moment où les signaux A et A* devien-35 nent égaux. Ceci se produit seulement à l'instant t₂ où le signal

10

15

20

25

30

35

A* passe à l alors que le signal A est déjà à l, et à l'instant t_5 où le signal A* passe à 0 alors que le signal A est déjà à 0 (le temps de propagation de l'élément 24' est ici négligé pour des raisons de clarté).

Ainsi, le signal S est à 1 entre les instants t_2 et t_5 . Cet état 1 est échantillonné par la bascule 26 à l'instant t_3 , et correspond à l'état qu'il faut effectivement échantillonner dans le signal A.

Le fonctionnement du circuit est correct si la période d'horloge est au moins égale à t_c + δ + $2t_{24}$ + t_p + t_h , où t_{24} est le temps de propagation dans l'élément 24' et t_h le temps d'initialisation de la bascule 26. La valeur δ doit être choisie supérieure à t_p - t_{24} .

La figure 10A représente schématiquement un cinquième mode de réalisation de circuit selon l'invention, permettant de détecter de manière simple une erreur liée à une impulsion parasite. La sortie A du circuit logique 10 est fournie à deux bascules 92 et 93, l'une cadencée par l'horloge CK et l'autre par l'horloge retardée d'une durée δ . A titre de variante, la bascule 92 peut être commandée par un front ou un niveau d'un premier type (montant ou descendant - haut ou bas) d'une horloge CK, tandis que la bascule 93 est commandée par un front ou un niveau de type opposé de la même horloge (front descendant ou montant bas ou haut). Les sorties S1 et S2 de ces bascules sont fournies à un comparateur 95 dont la sortie est fournie à une bascule 97. La bascule 97 est cadencée par une horloge $CK+\delta+\epsilon$, légèrement retardée par rapport au signal CK+d. La bascule 93 est utilisée sa sortie le signal A, et ici pour synchroniser éventuellement rebouclée sur les entrées du circuit logique 10.

La figure 10B représente un chronogramme illustrant le fonctionnement du circuit de la figure 10A. Comme dans l'exemple précédent, une impulsion parasite survient dans le signal A à cheval sur un front du signal CK survenant à un instant t_0 . Il en résulte que le signal S1 passe à 1. Par contre, la bascule 93 n'échantillonne pas encore le signal A et sa sortie S2 reste

15

25

30

35

inchangée (à 0). Le comparateur 95 n'indique pas encore une inégalité des signaux S1 et S2, et le signal ERR indique une absence d'erreur par un état 0.

A un instant t_1 , survient le front suivant de l'horloge $CK+\delta$, après l'impulsion parasite dans le signal A. Le signal S2 reste inchangé.

A un instant t_2 , une durée ϵ après le premier front du signal $CK+\delta$, survient le front suivant de l'horloge $CK+\delta+\epsilon$, lequel front provoque l'échantillonnage de la sortie du comparateur par la bascule 97. Les signaux S1 et S2 étant différents, le signal d'erreur ERR est activé

A un instant t_3 , un intervalle t_c après l'instant t_1 , le signal A passe à 1 de manière normale. Cet état 1 est échantillonné par l'horloge CK à un instant t_4 . Le signal S1 reste à 1.

A un instant t_5 survient le front suivant de l'horloge $CK+\delta$, qui échantillonne le signal A alors que celui-ci est encore à 1. Le signal S2 passe à 1. Le signal A passera à 0 après l'intervalle de propagation t_c .

20 A un instant t_6 survient le front suivant de l'horloge $CK+\delta+\epsilon$, qui échantillonne la sortie du comparateur 95. Les signaux S1 et S2 étant au même état, le signal d'erreur ERR est désactivé.

A un instant t_7 survient le front suivant de l'horloge CK, qui échantillonne le signal A alors que celui-ci est à 0. Le signal S1 passe à 0.

A un instant t_8 survient le front suivant de l'horloge CK+ δ qui échantillonne le signal A alors que celui-ci est à 0. Il en résulte que le signal S2 passe à 0.

La période de l'horloge doit être choisie au moins égale à t_c + t_h + δ , la durée δ étant au moins égale à la durée t_p + t_h .

Selon une variante, non représentée, du circuit de la figure 10A, c'est la sortie S1 qui est exploitée. Alors, on doit veiller à ce qu'une transition de la sortie S1 ne soit pas

10

15

20

25

propagée vers la sortie A avant le front suivant de l'horloge $CK+\delta$. En d'autres termes, il faut que le temps de propagation t_c soit supérieur à δ . Dans ce cas, la période d'horloge sera égale à t_c+t_h , c'est-à-dire égale à la période d'horloge du circuit classique sans protection contre les erreurs transitoires.

Le signal d'erreur fourni par le circuit de la figure 10A peut être exploité de diverses manières pour corriger l'erreur détectée. On peut envisager, par exemple, que ce signal d'erreur déclenche une reprise d'opération, par exemple la répétition d'une dernière "instruction" exécutée par le système.

Il peut également être utilisé pour corriger une erreur de synchronisation due à l'utilisation d'une horloge trop rapide. En cas d'erreur, on déclenche une reprise et on réduit la Ceci reprise. pendant la 1'horloge de fréquence de la le cas dans intéressant particulièrement exploitant la sortie S1, dans laquelle le circuit fonctionne à la vitesse du circuit classique.

Selon une autre variante, non représentée, du circuit de la figure 10A, les bascules 92 et 93 sont cadencées par la même horloge CK et l'une d'entre elles reçoit le signal A retardé de la durée δ .

De nombreux circuits numériques forment des boucles asynchrones, c'est-à-dire que leurs sorties sont directement rebouclées sur leurs entrées, sans passer par une bascule de synchronisation. Les cellules mémoire statiques en sont un exemple. De tels circuits sont susceptibles de mémoriser un état et sont donc sensibles aux perturbations risquant de basculer cet état.

agencement une représente figure 11 La l'invention pour protéger un tel circuit, utilisant le principe 30 de duplication de la figure 4. La sortie d'un circuit logique 10 et la sortie d'un circuit logique dupliqué 11 sont reliées premier entrées d'un deux respectivement aux conservation d'état 24a et d'un deuxième élément à conservation d'état 24b, tous deux du type de celui de la figure 4. La sortie 35

15

25

30

de l'élément 24a est rebouclée sur le circuit 10, tandis que la sortie de l'élément 24b est rebouclée sur le circuit 11. Il est nécessaire d'utiliser deux éléments à conservation d'état, car si on en utilisait un seul dont la sortie serait rebouclée sur les deux circuits 10 et 11, une perturbation dans l'élément serait transmise aux deux circuits dupliqués, provoquant la même erreur dans les deux circuits. Cette condition d'erreur ne serait pas corrigée.

La structure de la figure 11 est toutefois sensible à une perturbation survenant sur la sortie de l'un des éléments à conservation d'état. Si le temps de propagation dans le circuit 10 ou 11 concerné est inférieur à la durée de la perturbation, la perturbation retardée arrive à l'entrée de l'élément à conservation d'état avant même que la perturbation n'ait disparu sur sa sortie. Il en résulte que l'élément tend à conserver l'état erroné affecté par la perturbation.

La figure 12 représente une structure évitant ce problème. Le circuit 10 et son dupliqué 11 sont chacun scindés en deux parties, 10a et 10b pour le circuit 10, et 11a et 11b pour le circuit 11. Entre les deux parties de chaque circuit, on insère un élément à conservation d'état supplémentaire, 24c entre les parties 10a et 10b, et 24d entre les parties 11a et 11b, les éléments 24c et 24d étant connectés de la même manière que les éléments 24a et 24b.

La figure 13 représente une simplification de la structure de la figure 12, rendue possible si les parties 10a, 10b et leurs parties dupliquées ont la même fonction logique et reçoivent les mêmes entrées. Par rapport à la figure 12, le circuit 11b et l'élément 24d ont été omis. Les éléments à conservation d'état 24a et 24b reçoivent respectivement la sortie du circuit 11a et la sortie du circuit 10a à la place de la sortie du circuit 11b de la figure 12.

La figure 14 représente une application du principe de la figure 13 pour réaliser une cellule mémoire statique. Les éléments à conservation d'état 24a, 24b et 24c sont des

15

inverseurs à conservation d'état du type de la figure 6A. Les des sont 11a et 10b circuit 10a, parties de suivi d'un inverseur à conservation d'état Un classiques. inverseur classique ont une fonction identité. Ceci assure que les éléments 24a, 24b et 24c reçoivent des valeurs d'entrée identiques, ce qui est aussi valable pour les inverseurs 10a, 11a et 10b.

La cellule mémoire ainsi obtenue est insensible aux perturbations aussi bien en fonctionnement statique qu'en fonctionnement dynamique.

La figure 15 représente une variante de la cellule de la figure 14. En série avec chacun des couples de transistors MOS à canal P, on a inséré un transistor MOS à canal P commandé par un signal d'horloge CK. En série avec chacun des couples de transistors MOS à canal N, on a inséré un transistor MOS à canal N commandé par le complément du signal d'horloge CK. Ces transistors suppriment des appels de courant de commutation de la cellule.

Par ailleurs, la figure 15 représente une application de la structure de la figure 14 à un circuit de vote utilisable dans les circuits des figures 7A et 8A. Pour cela, par rapport à la figure 14, on a omis les transistors d'accès. Les trois signaux d'entrée S1, S2, S3 du circuit de vote sont appliqués aux entrées des inverseurs.

On obtient ainsi un circuit de vote qui sert à mémoriser le résultat du vote de manière insensible aux perturbations. Si on utilise ce circuit de vote dans les figures 7A et 8A, les bascules 70 à 72 qui précèdent le circuit de vote sont de simples bascules à transparence commandée.

On peut par ailleurs connecter une cellule mémoire classique à chacune des entrées S1, S2 et S3, commandée par un signal d'horloge. On forme ainsi une bascule maître-esclave.

Dans la description qui précède, on a considéré le cas où on utilise des bascules sensibles à des transitions pour verrouiller les états de sortie d'un circuit logique. La présente

invention s'applique également à des bascules sensibles à des états (à transparence commandée).

REVENDICATIONS

1. Circuit protégé contre des perturbations transitoires, comprenant un circuit logique combinatoire (10) ayant au moins une sortie (A), caractérisé en ce qu'il comprend : un circuit (20, 11) de génération d'un code de contrôle d'erreurs pour ladite sortie ; et

un élément mémoire (24, 24') disposé à ladite sortie, commandé par le circuit de génération de code de contrôle pour être transparent lorsque le code de contrôle est correct, et pour conserver son état lorsque le code de contrôle est incorrect.

- 2. Circuit protégé selon la revendication 1, caractérisé en ce que le circuit de génération de code de contrôle d'erreurs comprend un circuit (20) de calcul d'un bit de parité (P) pour ladite sortie (A) et un circuit (22) de vérification de la parité de la sortie et du bit de parité.
- 3. Circuit protégé selon la revendication 1, caractérisé en ce que le circuit de génération de code de contrôle d'erreurs comprend un circuit logique dupliqué (11), ledit élément mémoire (24') étant prévu pour être transparent lorsque les sorties du circuit logique (10) et du circuit dupliqué (11) sont identiques, et, pendant que lesdites sorties sont distinctes, conserver son état.
 - 4. Circuit protégé selon la revendication 1, caractérisé en ce que le circuit de génération de code de contrôle d'erreurs comprend un élément (90) pour retarder ladite sortie d'une durée prédéterminée supérieure à la durée maximale des erreurs transitoires, ledit élément mémoire (24') étant prévu pour être transparent lorsque les sorties du circuit logique et de l'élément de retard sont identiques, et pour, pendant que lesdites sorties sont distinctes, conserver son état.
- 5. Circuit protégé selon la revendication 3, caractérisé en ce que ledit élément mémoire (24') est réalisé à partir d'une porte logique fournissant ladite sortie du circuit logique, cette porte logique comprenant au moins deux premiers transistors (MN1, MP2) commandés par un signal (a) du circuit logique et au

moins deux seconds transistors (MP1, MN2) commandés par le signal correspondant (a*) du circuit dupliqué, chacun des seconds transistors étant connecté en série avec l'un respectif des premiers transistors.

- 6. Circuit protégé contre des perturbations transitoires comprenant un circuit logique combinatoire (10) ayant au moins une sortie (A) reliée à une première bascule (70, 92) de synchronisation cadencée par une horloge (CK), caractérisé en ce qu'il comprend une deuxième bascule (71, 93) reliée à ladite sortie et cadencée par l'horloge retardée d'une durée prédéterminée (δ), et un circuit (74, 95) d'analyse des sorties des bascules.
- 7. Circuit protégé selon la revendication 6 caractérisé en ce que la deuxième bascule (93) est commandée par la même horloge que la première bascule, mais par un front ou un niveau distinct de cette horloge.
- 8. Circuit protégé selon la revendication 6, caractérisé en ce que le circuit d'analyse (95) signale une erreur si les sorties des bascules sont différentes.
- 9. Circuit protégé selon la revendication 6, caractérisé en ce qu'il comprend une troisième bascule (72) reliée à ladite sortie et cadencée par l'horloge retardée du double (2δ) de la durée prédéterminée, le circuit d'analyse étant un circuit de vote majoritaire (74).
- perturbations contre des protégé 10. Circuit 25 transitoires comprenant un circuit logique combinatoire (10) ayant au moins une sortie (A) reliée à une première bascule (70) de synchronisation cadencée par une horloge (CK), caractérisé en ce qu'il comprend une deuxième bascule (71)cadencée par ladite sortie retardée d'une durée recevant l'horloge et 30 prédéterminée (δ) , et un circuit (74) d'analyse des sorties des bascules.
- 11. Circuit protégé selon la revendication 10, caractérisé en ce que le circuit d'analyse signale une erreur si les 35 sorties des bascules sont différentes.

- 12. Circuit protégé selon la revendication 10, caractérisé en ce qu'il comprend une troisième bascule (72) cadencée par l'horloge et recevant ladite sortie retardée du double (2δ) de la durée prédéterminée, le circuit d'analyse étant un circuit de vote majoritaire (74).
- perturbations des protégé contre 13. Circuit transitoires, comprenant trois circuits logiques identiques (10a, 11a, 10b), caractérisé en ce que chacun des circuits logiques est précédé d'un élément mémoire (24a, 24b, 24c) à deux entrées recevant respectivement les sorties des deux autres circuits mémoire étant prévu pour élément chaque logiques, transparent lorsque ses deux entrées sont identiques, et pour conserver son état lorsque les deux entrées sont différentes.
- 14. Circuit protégé selon la revendication 13, caractérisé en ce que les circuits logiques sont des inverseurs et les éléments mémoire comprennent, en série, deux transistors MOS à canal P et deux transistors MOS à canal N, une première des entrées de l'élément mémoire étant reliée aux grilles d'un premier des transistors MOS à canal P et d'un premier des transistors MOS à canal N, et la deuxième entrée de l'élément mémoire étant reliée aux grilles des deux autres transistors.




Fig 1




Fig 2A





Fig 2B






Fig 7A




Fig 7B




Fig 8A





Fig 8B



CK t_1 t_2 t_3 t_4 t_5 t_8 t_8 t




Fig 11






Fig 12








Fig 14

Fig 15

INTERNATIONAL SEARCH REPORT

Inte onal Application No PCT/FR 00/00573

A CLASSIFI IPC 7	ICATION OF SUBJECT MATTER H03K19/003	······································			
	1 D. C.	on and IPC			
	International Patent Classification (IPC) or to both national classification	on and IPC			
B. FIELDS S	SEANCHED cumentation searched (classification system followed by classification	s symbols)			
IPC 7	H03K H03M G06F				
Documentati	on searched other than minimum documentation to the extent that su	ch documents are included in the fields sea	arched		
Electronic de	ata case consulted during the international search (name of data base	e and, where practical, search terms used)			
,					
•					
		·			
	ENTS CONSIDERED TO BE RELEVANT		Relevant to claim No.		
Category *	Citation of document, with indication, where appropriate, of the rele	Want passages	TODATE ID CALITY IVO.		
v	US 4 464 754 A (STEWART ET AL.)		1,2		
X	7 August 1984 (1984–08–07)		1,2		
	column 3, line 10 -column 6, line	4;			
	figure 2B				
	WO 97 40579 A (UNITED TECHNOLOGIE	c copp)	1		
A	30 October 1997 (1997-10-30)	S CORF)	•		
	abstract; figure 2	e e '			
	manufacture Company				
•					
		•			
		•			
			<u> </u>		
Fui	rther documents are listed in the continuation of box C.	Patent family members are lists	d in annex.		
Special c	categories of cited documents :	"T" later document published after the im	temational filing data		
"A" docum	nent defining the general state of the art which is not	or priority date and not in conflict wit cited to understand the principle or t	h the application but		
considered to be of particular relevance invention "E" earlier document but published on or after the international "X" document of particular relevance; the claimed invention					
filing	date	cannot be considered novel or cannot involve an inventive step when the	ot be considered to		
whic	nent which may throw doubts on priority claim(a) or th is cited to establish the publication date of another ion or other special reason (as apecified)	"Y" document of particular relevance; the	claimed invention		
"O" docui	ment referring to an oral disclosure, use, exhibition or	cannot be considered to involve an document is combined with one or r ments, such combination being obv	nore other such docu-		
	r means ment published prior to the international filling date but	in the art.			
later	than the priority date claimed	"&" document member of the same pate			
Date of the actual completion of the international search Date of mailing of the international search report					
	15 May 2000	22/05/2000			
Name and	d mailing address of the ISA	Authorized officer			
	Europeen Patent Office, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk				
	Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Fax: (431-70) 340-3016	Foglia, P			
l	1 800 (101-10) 000-0010				

Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

information on patent family members

Inte onal Application No PCT/FR 00/00573

Patent document cited in search report	· ·	Publication date	Patent family member(s)	Publication date
US 4464754	Α	07-08-1984	NONE	
WO 9740579	A	30-10-1997	NONE	

Form PCT/ISA/210 (patent family annex) (July 1992)

PCT/FR 00/00573

	101/11/03	
A CLASSEMI	ENT DE L'OBJET DE LA DEMANDE H03K19/003	
	(CIP) and to find eaton to dessification nationale at the CIB	
	ification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB	
B. DOMAINE	S SUR LESQUELS LA RECHERCHE A PORTE In minimale consultée (système de classification suivi des symboles de classement)	
CIB 7	H03K H03M G06F	
	all and dog domained	eur leaguels a porté la recherche
Documentation	on consultée autre que la documentation minimale dans la meeure où ces documents relèvent des domaines	Sal Radiona a Paris
		h la de managemba (Hillada)
Base de doni	nées électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalis	able, termes de recherche dimess/
-		
C DOCUME	ENT'S CONSIDERES COMME PERTINENTS	·
Catégorie *	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no, des revendications visées
l x	US 4 464 754 A (STEWART ET AL.)	1,2
	7 août 1984 (1984-08-07) colonne 3, ligne 10 -colonne 6, ligne 4;	,
	figure 2B	
		1
Α	WO 97 40579 A (UNITED TECHNOLOGIES CORP)	1 * 1
·	30 octobre 1997 (1997-10-30) abrégé; figure 2	
	ablege, riguit 1	
		·
		1
1		
		de brevets sont indiqués en annexe
│	oir la suite du cadre C pour la fin de la liste des documents	OB DISPOSE SOUR RESIDENCE OF LEGISLAND
Catégor	ries spéciales de documents cités: "T' document ultérieur publié après	la date de dépôt international ou la
"A" docu	ment définiesant l'état général de la technique, non technique pertinent, mais cité par ou la théorie constituant la bas	KONIL COMPLEMENT IS IN INTERPRET
"E" docu	the state of the s	nent: Finyan tion revendiquée ne DSUÍ
ou	après cette date étre consideres comme nouve	ile ou comme impliquant une activité nent considéré isolément
pric	orité ou cité pour deserminer la calle de pronueure du les pour des results de la comme de	e imbidian me active attente
l und	ument se reseat a une subres moyens documents de même nature, o exposition ou tous autres moyens est métier le pour une response du métier le pour le	ette combinaison étant évidente
100 400	ument publié avant la date de dépôt international, mais *å* document qui fait partie de la m	
	aqueile la recherche internationale a été effectivement achevée Date d'expédition du présent r	apport de recherche internationale
	22 (25 /2000	. •
1	15 mai 2000	
Nom et	adresse postale de l'administration chargée de la recherche internationale Fonctionnaire autorisé	
ł	Office Européen des Breveta, P.B. 5818 Patentiaan 2 NL - 2290 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl. Foglia, P	
1	Tel. (431–70) 340–3046, 1x. 31 601 640 1x. Fax: (431–70) 340–3016	
ī		

Formulaire PCT/ISA/210 (deuxième teuille) (juillet 1992)

Renseignements relatifs and membres de families de brevets

Den s internationale No PCT/FR 00/00573

	Document brevet cité au rapport de recherche	Date de publication	Membre(s) de la famille de brevet(s)	Date de publication
r	US 4464754 A	07-08-1984	AUCUN	
	WO 9740579 A	30–10–1997	AUCUN	

Formulaire PCT/ISA/210 (annexe ternilles de brevets) (juillet 1992)

THIS PAGE BLANK (USPTO)

(12) DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITÉ DE COOPÉRATION EN MATIÈRE DE BREVETS (PCT)

VERSION RÉVISÉE

(19) Organisation Mondiale de la Propriété Intellectuelle

Bureau international



(43) Date de la publication internationale 14 septembre 2000 (14.09.2000)

PCT

(72) Inventeur; et

(10) Numéro de publication internationale WO 00/54410 A1

TECHNOLOGIES [FR/FR]; World Trade Center, B.P.

LAIDIS, Michael [FR/FR]; 15 bis, rue du Vercors,

(71) Déposant (pour tous les États désignés sauf US): IROC

1510, F-38025 Grenoble Cedex 1 (FR).

(75) Inventeur/Déposant (pour US seulement):

- (51) Classification internationale des brevets7: H03K 19/003, G06F 11/18, H03K 3/013
- (21) Numero de la demande internationale:

PCT/FR00/00573

- (22) Date de dépôt international: 8 mars 2000 (08.03.2000)
- (25) Langue de dépôt:

français

(26) Langue de publication:

français

(74) Mandataire: DE BEAUMONT, Michel; Cabinet Conseil, 1, rue Champollion, F-38000 Grenoble (FR).

(30) Données relatives à la priorité: 99/03027

9 mars 1999 (09.03.1999) FR (81) États désignés (national): CA, JP, US.


F-38120 Saint Egrève (FR).

[Suite sur la page suivante]

NICO-

(54) Title: LOGIC CIRCUIT PROTECTED AGAINST TRANSITORY PERTURBATIONS

(54) Titre: CIRCUIT LOGIQUE PROTEGE CONTRE DES PERTURBATIONS TRANSITOIRES



10 ... COMBINATORIAL LOGIC CIRCUIT 1

20 ... VERIFICATION CIRCUIT GENERATING PARITY BITS

24 ... STORAGE ELEMENT (MAINTAINING STATUS)

26 ... DELAY

A ... LOGIC CIRCUIT OUTPUT

P... PARITY BIT
E... ERROR SIGNAL
S... OUTPUT

(57) Abstract: The invention concerns a circuit protected against transitory perturbations, comprising a combinatorial logic circuit
(10) having at least an output (A); a circuit (20) generating an error control code for said output, and a storage element (24) provided

at said output, controlled by the circuit generating a control code to be transparent when the control code is correct, and to maintain

[Suite sur la page suivante]





(84) États désignés (régional): brevet européen (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Publiée:

- Avec rapport de recherche internationale.
- (88) Date de publication du rapport de recherche internationale révisé: 14 juin 2001
- (15) Renseignements relatifs à la correction: voir la Gazette du PCT n° 24/2001 du 14 juin 2001, Section

En ce qui concerne les codes à deux lettres et autres abréviations, se référer aux "Notes explicatives relatives aux codes et abréviations" figurant au début de chaque numéro ordinaire de la Gazette du PCT.

⁽⁵⁷⁾ Abrégé: L'invention concerne un circuit protégé contre des perturbations transitoires, comprenant un circuit logique combinatoire (10) ayant au moins une sortie (A); un circuit (20) de génération d'un code de contrôle d'erreurs pour ladite sortie; et un élément mémoire (24) disposé à ladite sortie, commandé par le circuit de génération de code de contrôle pour être transparent lorsque le code de contrôle est correct, et pour conserver son état lorsque le code de contrôle est incorrect.

REVISED VERSION.

INTERNATIONAL SEARCH REPORT

Inten nal Application No PCT/FR 00/00573

Relevant to claim No.

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H03K19/003 G06F11/18 H03K3/013

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols) IPC 7

H03K H03M G06F

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

Citation of document, with indication, where appropriate, of the relevant passages

EPO-Internal, WPI Data, INSPEC, IBM-TDB, PAJ

X	US 4 464 754 A (STEWART ET AL. 7 August 1984 (1984-08-07) column 3, line 10 -column 6, 1 figure 2B	
A	WO 97 40579 A (UNITED TECHNOLO 30 October 1997 (1997-10-30) abstract; figure 2	OGIES CORP) 1
X	PATENT ABSTRACTS OF JAPAN vol. 016, no. 412 (E-1256), 31 August 1992 (1992-08-31) & JP 04 137816 A (NEC CORP;OTH 12 May 1992 (1992-05-12) abstract	6-12 HERS: 01),
		-/
X Furt	her documents are listed in the continuation of box C.	Patent family members are listed in annex.
"A" docume consid "E" earlier of filing d "L" docume which citation "O" docume other r "P" docume	ent which may throw doubts on priority claim(s) or is cited to establish the publication date of another in or other special reason (as specified) ent referring to an oral disclosure, use, exhibition or	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art. "&" document member of the same patent family
Date of the	actual completion of the international search	Date of mailing of the international search report
1	9 January 2001	2 4 01 2001
Name and n	nailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Authorized officer Foglia, P

1

INTERNATIONAL SEARCH REPORT

Inten nal Application No PCT/FR 00/00573

	tion) DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Category °	Citation of document, with indication, where appropriate, or are real state passages	
(PATENT ABSTRACTS OF JAPAN vol. 012, no. 235 (P-725), 6 July 1988 (1988-07-06)	6-12
	& JP 63 027782 A (TOYO COMMUN EQUIP CO LTD), 5 February 1988 (1988-02-05) abstract	
(GB 2 037 034 A (STANDARD TELEPHONES CABLES LTD) 2 July 1980 (1980-07-02) the whole document	6-12
	PATENT ABSTRACTS OF JAPAN vol. 014, no. 085 (E-0890), 16 February 1990 (1990-02-16) & JP 01 295516 A (FUJITSU LTD), 29 November 1989 (1989-11-29)	6-12
1.0	abstract	
4	US 4 044 312 A (D ORTENZIO REMO J) 23 August 1977 (1977-08-23) abstract	13,14
A	US 4 093 878 A (PASCHAL JAMES P ET AL) 6 June 1978 (1978-06-06) abstract	13,14
A	US 4 525 635 A (GILLBERG JAMES E) 25 June 1985 (1985-06-25) abstract	13,14
* .		
*		
. •		
•		

1

INTERNATIONAL SEARCH REPORT

Information on patent family members

Inter anal Application No PCT/FR 00/00573

	Ap. Hy				
	Patent document Publication cited in search report date			Patent family member(s)	Publication date
	US 4464754	Α	07-08-1984	NONE	
	W0 9740579	Α	30-10-1997	NONE	
	JP 04137816	Α	12-05-1992	NONE	
•	JP 63027782	A	05-02-1988	NONE	
	GB 2037034	Α	02-07-1980	NONE	
÷ 4.	JP 01295516	Α	29-11-1989	NONE	
	US 4044312	Α	23-08-1977	NONE	
	US 4093878	Α	06-06-1978	CA 1078465 A	27-05-1980
	US 4525635	Α.	25-06-1985	NONE	

Form PCT/ISA/210 (patent family annex) (July 1992)

Dem Internationale No PCT/FR 00/00573

A. CLASSEMENT DE L'OBJET DE LA DEMANDE CIB 7 H03K19/003 G06F11/18 H03K3/013

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement)

CIB 7 HO3K HO3M GO6F

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisés)

EPO-Internal, WPI Data, INSPEC, IBM-TDB, PAJ

Catégorie °	Identification des documents cités, avec, le cas échéant, l'indication des passages pe	ertinents	no. des revendication	ons visées
X	US 4 464 754 A (STEWART ET AL.) 7 août 1984 (1984-08-07) colonne 3, ligne 10 -colonne 6, ligne 4; figure 2B		1,2	
A	WO 97 40579 A (UNITED TECHNOLOGIES CORP) 30 octobre 1997 (1997-10-30) abrégé; figure 2		1	
X	PATENT ABSTRACTS OF JAPAN vol. 016, no. 412 (E-1256), 31 août 1992 (1992-08-31) & JP 04 137816 A (NEC CORP;OTHERS: 01), 12 mai 1992 (1992-05-12) abrêgê		6-12	
	-/			

	· · · · · · · · · · · · · · · · · · ·
X Voir la suite du cadre C pour la fin de la liste des documents	Les documents de familles de brevets sont indiqués en annexe
A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent E" document antérieur, mais publié à la date de dépôt international ou après cette date L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée) O" document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens P" document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée	 "T" document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention "X" document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément "Y" document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier "&" document qui fait partie de la même famille de brevets
Date à laquelle la recherche internationale a été effectivement achevée 19 janvier 2001	Date d'expédition du présent rapport de recherche internationale 2 4 01 2001
Nom et adresse postale de l'administration chargée de la recherche internationale Office Européen des Brevets, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswtjk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Foglia, P

Formulaire PCT/ISA/210 (deuxième feuille) (juillet 1992)

1

PCT/FR 00/00573

C.(suite) DC Catégorie °	no. des revendications visées		
	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents		
x	PATENT ABSTRACTS OF JAPAN vol. 012, no. 235 (P-725), 6 juillet 1988 (1988-07-06) & JP 63 027782 A (TOYO COMMUN EQUIP CO LTD), 5 février 1988 (1988-02-05) abrégé	6-12	
X	GB 2 037 034 A (STANDARD TELEPHONES CABLES LTD) 2 juillet 1980 (1980-07-02) le document en entier	6-12	
x	PATENT ABSTRACTS OF JAPAN vol. 014, no. 085 (E-0890), 16 février 1990 (1990-02-16) & JP 01 295516 A (FUJITSU LTD), 29 novembre 1989 (1989-11-29) abrégé	6-12	
A	US 4 044 312 A (D ORTENZIO REMO J) 23 août 1977 (1977-08-23) abrêgê	13,14	
A	US 4 093 878 A (PASCHAL JAMES P ET AL) 6 juin 1978 (1978-06-06) abrégé	13,14	
A	US 4 525 635 A (GILLBERG JAMES E) 25 juin 1985 (1985-06-25) abrégé 	13,14	

Renseignements relatifs . . . membres de familles de brevet

Dem Internationale No PCT/FR 00/00573

			, · · · · ·	
Document brevet cité au rapport de recherche	•	Date de publication	Membre(s) de la famille de brevet(s)	Date de publication
US 4464754	Α	07-08-1984	AUCUN	
WO 9740579	Α	30-10-1997	AUCUN	
JP 04137816	Α	12-05-1992	AUCUN	
JP 63027782	Α	05-02-1988	AUCUN	
GB 2037034	Α	02-07-1980	AUCUN	
JP 01295516	Α	29-11-1989	AUCUN	
US 4044312	Α	23-08-1977	AUCUN	
US 4093878	Α	06-06-1978	CA 1078465 A	27-05-1980
US 4525635	Α	25-06-1985	AUCUN	

Formulaire PCT/ISA/210 (annexe families de brevets) (juillet 1992)